This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-199868

(43)Date of publication of application: 08.08.1990

(51)Int.CI.

H01L 27/06

H01L 21/331 H01L 29/73

(21)Application number: 01-017681

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

30.01.1989

(72)Inventor: TSUBONE HITOSHI


KURODA SHUNICHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To reduce a capacitance between a base and an emitter due to a minimum emitter and to operate at a high speed by covering the surface and side face of the electrode material of an emitter electrode in contact with an emitter region through a contact hole opened at a hollow region of the electrode material with insulating films to insulate.

CONSTITUTION: An oxide film 12 is formed on an element forming region 7 of a bipolar transistor, an impurity-doped polysilicon and subsequently an Si3N4 film are grown, and a polysilicon electrode 19 covered on the surface with an Si3N4 film 18 then remains by etching. The polysilicon electrode 19 is so disposed in a frame shape as to surround a region 20 to become an emitter so that a hollow region is contained in a base region 10. Then, a PSG film 34 is grown on a substrate, and etched to form a sidewall oxide film 21 of the polysilicon electrode 19. The substrate is coated with a photoresist 22, a window is opened at a slightly wider







region 25 than the region to become the emitter, and As ions are implanted. In this case, As is implanted to the base region 10 through the oxide film 12 at a part of an arrow 31 of the region 20, and an emitter layer 26 of minimum size can be formed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

平2-199868 ⑩公開特許公報(A)

(3) Int. Cl. 3

識別記号

庁内整理番号

⑩公開 平成2年(1990)8月8日

H 01 L 27/06 29/73

7735-5F 8526-5F 27/06 H 01 L 29/72

В 3 2 1

(全15頁) 未請求 請求項の数 4 審査請求

の発明の名称

半導体集積回路装置及びその製造方法

頭 平1-17681 20特

顧 平1(1989)1月30日 ②出

根 明 者 四発 俊 \blacksquare

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

焣 者 @発 眄 冲電気工業株式会社 9 人 の出 弁理士 鈴木 敏明 理 人 何代

1. 発明の名称

半導体集積回路装置及びその製造方法

- 2. 特許請求の範囲
- (1)バイポーラトランジスタとM O S トランジス クとを同一基板上に形成してなる B i M O S 構造 において、

MOSトランジスタのゲート電極を形成する電 極材料がパイポーラトランジスタのベース領域上 に絶縁膜を介して配置され、

その電極材料を上方から見たとき、幾何学的に、 閉じた枠形状をしており、且つその枠形状をした 電極材料の少なく.とも中抜き領域がベース領域内 に収まり、

この枠形状をした電極材料の表面および側面と が絶疑膜で覆われ、

この絶縁膜で覆われた枠形状電極材料で囲まれ る中抜き領域中にエミック領域を持ち、

上記電極材料をマスクとして該電極材料の中抜 き領域に開けられたコンタクトホールを介して、

上記エミック領域と接触しているエミック電極が、 上記電極材料の表面および側面を復っている絶線 腹により該電極材料と絶線されている

ことを特徴とする半導体集積回路装置。

(2)少なくともパイポーラトランジスタ領域及び この領域に形成されるパイポーラトランジスタと 同一導電形のMOSトランジスタ領域を有する半 ・導体基板を準備し、

上記パイポーラトランジスク領域にコレクタ領 域及びコレクタ領域内にベース領域を形成し、

このように形成した半導体基板表面に絶縁膜を 形成した後、

上記MOSトランジスタ領域にゲート電極を形 成すると同時に、上記ゲート電極を形成する電極 材料で上記ペース領域上のエミッタ形成予定領域 に閉じた枠形状のマスク体を形成し、

上記ゲート電極およびマスク体の表面および側 面に絶縁膜を形成し、

少なくとも該絶棘膜を持つ枠形状マスク体に囲 まれた中抜き領域に該マスク体をマスクとしてイ

オン住入するにとによりニミック領域を形成する と同時に、MOSトランジスクのソース・ドレイ ン形成予定領域に選択的にイオン注入することに よりMOSトランジスクのソース・ドレイン領域 を形成し、

その後上記マスク体をマスクとしてマスク体に **匪まれた中抜き領域にエミッタコンタクトホール**

ことを特徴とする半導体集積回路装置の製造方法。 (3)上記MOSトランジスクがLDD構造を持ち、 上記ゲート電極および電極材料の側面に形成され る絶縁膜がLDD構造に必要なサイドウォールで あることを特徴とする請求項1に記載の半導体製 積回路裝置。

(4)上記ゲート電極およびマスク体の表面および 側面に絶縁膜を形成する工程が、ゲート電極およ びマスク体の表面に絶縁膜を形成する工程と、上 記MOSトランジスク領域にLDD構造に必要な 低濃度ドレイン領域を形成する工程と、ゲート電 極およびマスク体の側面にLDD構造に必要なサ

に開示されているBiCMOS構造の製造方法を 参考にした上で、第2図を用いて従来技術の説明 を行う。

先ず第·2 図(a)に示すように、 P 型 シリコン甚。 板((100)而,比抵抗10g-cm)101にN+埋 込み暦(S b 拡散でシート抵抗 2 0 º/D. 拡散の深 き 5 μm) I 0 2 を形成し、比抵抗 1 . 0 2·ca. 厚さ 2. 0 μmの P型ボロンドープのエピタキシ ャル層103を形成する。

しかる後、バイポーラトランジスタを形成する N 領域104と、 P M O S トランジスタを形成す る N 領域 1 0 5 を 表面 濃度 2 × 1 0 ' *ions/ca*, 拡散の深さ 2 μ m で同時に形成し、予め埋め込ま れたN+埋込み届102と連続させる。

さらにLOCOS法でLOCOS酸化腺106 をフィールド部に7COOA形成する。

なお、LOCOS酸化膜106のない素子形成 領域107,108,109はそれぞれパイポー ラトランジスク、NMOSトランジスタ、PMO Sトランジスタの形成領域である。

イドウォールを形成する工程とを備えていること を特徴とする請求項2に記載の半導体集積回路装 置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、バイポーラトランジスクとMOSト ランジスタとを同一数板上に形成する半導体集積 回路装置及びその製造方法関するものである。

[従来の技術]

パイポーラトランジスクとMOSトランジスク とを同一基板上に形成する技術は現在では広く知 られている。中でも集積度を向上する目的でCM OSトランジスクをLDD(Lightly Doped Drain) - 構造とした技術が注目されている(例えば、文献 1 :1.0μα n-Well CMOS/Bipolar Technology IEEE TRANSACTION ON ELECTRON DEVICE . VOL. ED-32 NO 2 Feb. '85、または、文献2:An Enhanced Fully Scaled 1.2-µm CWOS Process For Analog Appli cations IEEE Journal of solid-state circuits . VOL, SC-21, NO2 April'86)。ここでは上記文献

次いで第2図(b)に示すように、上記茲板表面 にバイポーラNPNトランジスタのベースを形成 するためのP型拡散層(ベース領域)110を表面 機度5×10'7ions/cm3, 拡散の深さ0.5μm で形成した後、MOSトランジスタのゲート絶縁 **腹となるゲート酸化膜111を200点の厚さで** 形成する。このときバイポーラトランジスタの素 子形成領域107にも同時にSiO, 股112が 同じ母さ200Aで形成される。

続けて第2図(c)に示すように、減圧CVD法 によりポリシリコン版を4000人の厚さで盐板 表面に成長させ、周知のフォトリングラフ・エッ チング技術によりNMOSトランジスタのゲート 電極113.PMOSトランジスタのゲート電極 114を形成した後、セルファライン技術を用い てNMOSトランジスタの低濃度N゚ドレイン領 域 1 I 5 (表面濃度 4 × 1 C '*ions/ca', 拡散の 深さ0.2μm)を形成する。

さらに第2図(d)に示すように、上記基板表面 に P,O。重量換度 15 t % の P S G 膜 1 5 4 を 4 000A、CVD法で成長させる。

次いで第2図(e)に示すように、RIE(反応性イオンエッチング)法によりPSG膜154をエッチングし、LDD構造の形成に必要な側壁酸化脱(サイドウォール) L16をボリシリコンゲート 電極113,114に形成する。このLDD構造及びその製造方法については、例えば、菅野卓雄監修、香山晋縄「超高速MOSデバイス」 培風館P40~41などに述べられているので詳しい説明はここでは省略する。

また第 2 図(f)に示すように、上記基板表面に 厚さ 1 . 0 μ m の ネ が タイプの フォトレジスト(ネ ガレジスト) 1 1 7 をコーティングし、周知のフォトリソグラフ技術によりバイポーラトランジス タのエミッタ・コレクタとなる領域 1 1 8 . 1 1 9 と N M O S トランジスクのソース・ドレインとなる領域 1 2 0 に窓開けを行い、イオン注入を 用いて加速電圧 4 0 K eV. Dose量 1 . 2 × 1 0 '* ions/cn'の A s を注入する。このとき上記レジスト1 7 をマスクにしてイオン注入を行うことに

平坦化)を行った後、バイボーラトランジスタのベースコンタクトホール132、エミッタコンタクトホール133、コレクタコンタクトホール133、コレクタのソースコール133、ドレインコンタクトホール136、ドレインコンタクトホール136、ドレインコンタクトホール138を回転して、BICMOS構造が完成する。

[発明が解決しようとする課題]

しかしながら、上記構成の半導体集積回路装置では次の理由から高速動作可能なパイポーラNPNトランジスタが形成できないという欠点があった。

一般にパイポーラNPNトランジスタの動作速 使は電流利得帯域幅積((gain-band vidth)または

よりパイポーラ N P N トランジスタのエミック l 2 l. コレクタ l 2 2 と N M O S トランジスクの ソース・ドレイン l 2 3, l 2 4 が各々同時に形 成される。

運断周波数(cul-off frequency)、以下 1 τと表現 する)で表され、 1 τが大きくなるほど高速動作が 可能となる。この 1 τは、

1/(2π fr)=τe+τb+τx+τc……①
で表される。詳しくは管野卓雄監修、永田稼糧「超高速ディジタルデバイス」、超高速バイポーラデバイス」培風館等の参考書を参照されたいが、上式①の右辺のそれぞれの項を小さくすることにより「rが向上し高速動作が得られる。特に低電流領域では第1項が支配的になるとされ(同番45 頁第9行)、この第1項τe(エミッタ・ベース接合の充放電時定数)は

τ e = (k T / q I s) C + ε · · · · · ②

ここで、

Ста: ペース・エミッタ間接合容重

k: ポルツマン定数(一定)

q: 電荷の鼠(一定)

T:温度°K

*1 e: エミック電流

で与えられる。温度が一定であればベース・エミ

ッタ間接合容量が小さくなるほど! r 大つまり高速動作が可能となる。

ここで、特に低低電流は、B I C M O S I A A R I C M O S I A A R I C M O S I A A R I C M O S I A R I C M O S I A R I C M O S I A R I C M O S I C M O

即ち、低電流域でパイポーラトランジスタが素早く立ち上がってくれればよいわけである。このことは、第4図における左肩下がりになっている低電流域の1+を上げてやることを意味し、これにより高速動作が可能になるから、上述したように低電流域が特に重要になるのである。

σ,

C r/C s∝(底面の面積)/(側面の面積) = (2.8 μ m × 2.8 μ m)/(0.3 μ m × 2.8 μ m × 4) = 2.3④

④式に示すように底面の面積の方が側面のそれに比して約2.3倍あり、底面の面積、即ち幾何学的にエミッタ領域!21を真上から見たエミック面積に大きく依存することが分かる。

そこでトランジスタの動作速度すなわち(+の向上のためには、できるだけエミック面積の小さいトランジスタを製作することが必要となる。

ところが従来技術では、できるだけエミッタ面積の小なるトランジスタを形成しようとしても、そのエミック面積はエミッタ中に形成されるコンククトホールの大きさに支配され、エミッタ面積の小なるトランジスタを形成することは困難であった。以下に、その理由を第6図を用いて説明する。

一般に半導体集積回路装置の製造において、そ の製造ラインの最小解像能力を集積回路パクーン ところで上記ベース・エミック間の接合容量 C veは第2図(h)に示すベース領域(P型)110とエミック領域(N型)121で与えられるものである。第11図に、このエミック領域121を含む一部分を拡大して立体的に示す。ここで、103はN-エピタキシャル船、110はP型ベース領域、そして121はこのベース領域110中に形成されたN型エミック領域である。このN型エミック領域121はP型のベース領域110と接合容量 C veを持つ。

このCtョをさらに成分に分けると、

C マェニ C 且面の成分十 C 側面の成分

= C + C s ③

即ち、図中に斜線で示す C M M M M K C s) 1 4 6 と C R M M M K C 7) 1 4 7 に分割できる。

そしてこの C τ a l t 、 例えばエミック 面積が 2 . 8 μ m × 2 . 8 μ m , エミックの深さが 0 . 3 μ m のエミック 領域を考えると、必ずしも算術的に 計算した立体モデルの面積比には一致しないもの

のデザインルールと呼ぶことが多い。このことに ついて先ず説明する。仮にラインの最小解像能力 を今1.2μmと仮定すると、第2図(h)に示す 各コンタクトホール132~138の最小幅、あ るいは第2図(c)に示すのポリシリコンゲート電 極113,114等はこの最小解像寸法1.2μ mで形成することが可能となる。又、実際に集積 回路の大きさをなるべく小さくする目的で(その 方が1枚のシリコンウェハから得られる無積回路 の数が増加し、結果としてコストが下がる。)、 これらの寸法は最小寸法で設計されることが多く、 その結果、第2図(h)に示すコンタクトホール l 3 2~1 3 8 や、第 2 図(c)に示すポリシリコン ゲート電極113,114は1.2μmで設計さ れる。この場合、この集積回路のマスクパターン を1. 2μmで設計することを1. 2μmデザイ ンルールと呼ぶ。

この1.2μmデザインルールの場合、最小解像パターンは1.2μm×1.2μmであるので、第6図(a)に示すコンタクト148の大きさはそ

の最小解像パクーンで設計される。そしてエミック 1 4 9 は、このコンククト 1 4 8 より 1 個り大きくして、どの位置でもコンククト 1 4 8 とエミック 1 4 9 の間の間隔 (合わせ余裕) 1 5 0 が 0 .8 μ m 以上あるように 2 .8 μ m の大きさで設計される。

従って、1.2μmデザインルールの場合 1.2μm×1.2μmのエミック面積を持つバイポーラNPNトランジスクが形成されるのではなく、
最小エミッタ面積は 2.8μm×2.8μmと大きくなっている。このことが先程説明したように
高速動作するトランジスタを形成することを難しくしていた。

従来、このエミッタ面積を小さくする方法として、1つには第6図(a)で示したエミッタ149とコンタクト148のマスク合わせによる合わせ余裕0.8μmを第6図(b)に示すように、例えば0.4μmとして2.0μm×2.0μmのエミック151を形成することも考えられる。しかし、このことは半導体の製造工程において、マス

~1309などに開示されている。これは酸化膜によるセルファライン技術のみによると、既に説明した第6図のようなコンタクトずれが生じる度れがあるために、第2ポリシリコン工程を加えている。このためエミック用の窓開けを行う工程と、このエミッタ上に形成したポリシリコンのパターニングを行う工程とを新たに必要とする。このことを第7図を用いて特にBICMOSのバイポーラNPNトランジスクのエミッタ形成の工程を詳細に説明する。

第7図(a)の工程は、第2図でいうと第2図(b)の段階であり、基板表面にバイポーラNPNトランジスタのベースを形成するためのP*拡散層(ベース領域)207を形成した後、MOSトランジスタのゲートとなるゲート酸化限208を形成する。

次に、エミッタ位置決めのための窓開けをゲート酸化版 2 0 8 に行う。この窓 2 1 1 の大きさが 1. 2 μm である(第 7 図(b))。

続けて、CMOS部のゲート用のポリシリコン

また、もう一つの方法として、酸化膜及びポリシリコン膜を用いたセルファライン技術(DOPOSトランジスタ形成技術)を用いて及小デザインルールの1.2μm×1.2μmのエミッタ面観を得る技術も、文献3:IEEE TRANSACTION ON ELECTRON DEVICES VOL ED34 NO6 June1987 P1304

膜によるゲート電極形成とは別に、第2のポリシリコン膜309を基板表面全面に成長させる(第7図(c))。

さらに、このポリシリコン腹309の上から、 残部の酸化腹208をマスクとしたセルファライン技術を利用して、エミック形成用のAsをイオンイオン注入する(第7図(d))。

次いで、ベースコンタクトを取るだめのパターニングをポリシリコン腺 3 0 9 上に行って、エミック領域を残して他の部分をエッチオフする。これによりポリシリコン電極 2 5 1 が形成される(第7 図(e))。

そして、熱拡酸によりポリシリコン膜 3 0 9 に 止まっていた A s を窓 2 1 1 からベース領域 2 0 7 に押し出し、エミック領域 2 1 4 を形成する。 このときポリシリコン電極 2 5 1 表面に酸化膜 3 0 0 が形成される (第 7 図(f))。

最後に酸化膜300にエミックコンタクトホール222を開孔し、 A lのエミック電極227を 窓222内のポリシリコン電極251上に形成し て B i C M O S 構造が完成する(第7図(g))。

上記したように、この従来例では、エミッタ領域214上にエミッタコンタクトホール222を開けずに、ボリシリコン電極251上の酸化膜300に開ける。このため、コンタクトホール222の位置がずれても、ボリシリコン電極251上のホール222の位置が動くだけなので、ベース・のホール222の位置が動くだけなので、ベース・コミッタショートという第6図(b)のような不具合がなくなる。それゆえに、酸化膜208をマスクにしたセルファライン技術を用いて1.2μm×1.2μmのエミック面積を得ることが可能となる。

しかし少なくともマスク数で2工程(第7図(b) 及び第7図(e))も増加するため、これが半導体案子のコストアップを招いていた。

また、エミック電極 2 2 7 がポリシリコン電極 2 5 1 を介してエミックと接触しているため、エミック電極 2 2 7 が直接エミックと接触している ものに比して、接触抵抗、即ちエミック抵抗が大 きくなる。エミッタ抵抗は②式の右辺の括弧内に

更に、この枠形状をした電極材料の表面および側面とが絶縁膜で復われ、この絶縁膜で復われた神形状電極材料で囲まれる中抜き領域中によりの領域を持ち、上記電極材料の中抜き領域に開けられたコンタクトホールを介して上記エミッタ領域と接触しているエミック電極が、上記電極材料の表面および側面を複っている絶縁膜により該電極材料と絶線されるようにしたものである。

対応するから、これが大きくなってでeが大きくなり、その結果(rが低下するという欠点もあった。

本発明の目的は、MOS工程で使われるセルファライン技術をそのまま利用し、マステさと数を増加させることなく、エミック面積を小小ってはいるとによって、上記した従来技術の問題のを解決し、高速動作可能なパイポーラトランジを解決し、高速動作可能なできる半導体集積回路装置及びその製造方法を提供することにある。

【課題を解決するための手段】

そして、上記集積回路装置及びその製造方法では、特に上記MOSトランジスタがLDD構造を持ち、上記ゲート電極および電極材料ないしマスク体の側面に形成される絶線膜をLDD構造に必要なサイドウォールとすることもできる。

上述したパイポーラトランジスタと同一導電形のMOSトランジスタは、例えばパイポーラトランジスタは、例えばパイポーラトランジスクがNPN型であれば、Nチ+ネル型のMOSトランジスクとなる。

また、少なくともパイポーラトランジスタ領域 及びこの領域に形成されるパイポーラトランジス タと同一導電形のMOSトランジスタ領域を有す る半導体装板とは、反対導電形のMOSトランジスタ領域を有する場合も適用できることを意味している。

これと同様に、少なくとも該絶縁膜を持つ枠形状マスク体に囲まれた中抜き領域によりエミッタ領域を形成すると同時に、MOSトランジスクのソース・ドレイン形成予定領域に選択的にイオン注入することによりMOSトランと記マスク体に埋まれた中抜き領域にエミッタコンタクトホールを形成するとは、これによりの領域を形成することも可能であることを意味している。

[作用]

エミックコンククトホールがエミッタ領域と等しいか、これよりも大きくてよければ、エミック

ングされないので、コンタクトホールがベース領 域に開くということはない。

エミック及びエミッタコンタクトホールを形成 するとき、枠形状マスク体の側面に絶縁膜を形成 しておけば、その絶縁膜の幅方向の厚さ分だけ中 抜き領域が挟まるため、絶縁膜を形成しないとき に比して、一層小さなエミック面積を持つバイポ ーラトランジスクが形成できる。

さらに、予めゲート電極およびマスク体の表面 および側面にに絶線膜を形成しておくと、バイポーラトランジスタのエミッタ電極と位置決めに用 いた導電性のマスク体との短絡が防止される。従って、エミック・ベース間の酸化膜容量が低減する。

[実施例]

以下第 | 図(a)~(b), 第 8 図ないし第 1 2 図を用いて本発明の実施例を説明する。

第1図は本発明を用いてパイポーラNPNトランジスタとLDD構造を持つCMOSトランジスタとを同一基板上に形成する製造工程を示す。

領域を最小寸法で形成することが可能になる。

また、エミッタ領域に直接エミッタコンタクトホールを開けるとき、エミッタ領域の位置決めをしたマスク材が、エミッタコンタクトホールを開けるときのエッチング液でエッチングされなければ、コンタクトホールはエミッタ領域にのみ聞き、ベース領域には開かない。

本発明は上述した知見に基づいてなされたものである。

MOトランジスクのゲート電極に用いる電極材料をパイポーラトランジスクのエミックの位置決めマスク体として用いる。従って、少なくともマスク数の増加はない。

先ず第1図(a)に示すように、P型シリコン基板((i00)面、比抵抗10½・ca)1にN+埋込み 圏(Sb 拡散でシート抵抗20½/ \Box)、拡散の深さ5μm)2を形成し、比抵抗1、00・cm2、0μm の厚さのP型ポロンドーブのエピタキシャル圏3を形成する。次いで、バイポーラトランジスクを形成するN領域4とPMOSトランジスクを形成するN領域5を表面濃度2×10½・ions/ca²、拡散の深さ2μmで同時に形成し、予め埋め込まれたN+埋込み陥2と連続させる。関にしOCOS 法でLOCOS 酸化腺6を7000Aの厚さで形成する。

なお、LOCOS酸化膜 6 のない素子形成領域 7、8、9はそれぞれバイポーラトランジスク。 NMOSトランジスク、PMOSトランジスクの 形成領域である。

 OSトランジスクのゲート絶縁限となるゲート酸化版11を200Aの厚さで形成する。このときバイポーラトランジスクの索子形成領域7にも同時に、酸化膜12が同じ厚さ200Aで形成される。

次に第1図(c)に示すように、該圧CVD法で不純物をドーブしたポリシリコン膜を4000Åの厚さで成長させ、引き続きSi,N・膜を2000Aの厚さで成長させたのちに、周知のフォトリソグラフ・エッチング技術により、表面部分がそれぞれSi,N・膜13,14で覆われたNMOSトランジスタのポリシリコンゲート電極15,PMOSトランジスクのポリシリコンゲート電極15,PMOSトランジスクのポリシリコンゲート電極15,PMOSトランジスクのポリシリコンゲート電極15,PMOSトランジスクのポリシリコンがトランジスタ

なお、上記Si,N・膜の成長は、LDD構造のMOSプロセスには無い工程であり、この点で工程数が増加することになるが、半導体集積回路装置の製造で問題とされるマスク数の増加を伴うも

ッタとなる領域 2 0 の寸法について第 9 図を用いて更に説明する。

第9図はポリシリコン電極19(そしてそれは 表面にSi,N。18を持つ)を具上から見た図である。従来例で説明したように集積回路の製造工程 では、一般にそのラインの持つ最小解像能力をデ ザインルールと呼ぶが、例えば1.2μmルール を適用したラインでは第9図に示す穴の幅W。も、 残したSi,N。限付きポリシリコン幅W。も1.2 μmとなる。つまり、この工程で1.2μm×1. 2μmの最小エミッタ用のポリシリコン窓70を 形成することが可能となる。

ここで、第1図(c)に戻って、PMOSトランジスタ素子形成領域 8 以外をレジストで優い、セルファライン技術を用いて、LOCOS構造とすべく、PMOSトランジスタの低濃度 N **Fレイン領域 1 7 を表面濃度 4 × 1 0 ^{1*}ions/ca², 拡散の深さ 0 . 2 μ m で形成する。

次いで第1図(d)に示すように、上記基板にP。 ○ . 重量濃度 1 5 • 1%の P S G 膜 3 4 を 4 0 0 0 のではない。

上述したパイポーラトランジスタ領域に残すポリシリコン電極 I 9 の形状について第 8 図を用いて説明する。

第8図はバイボーラNPNトランジスタのベース部分を拡大し立体的に示い、 SisN i 膜 1 8 を表面に持つボリンリコン電極19はベース領域10上で、且つ上方から見たとき、幾何学がようにに引いて、りとなる領域20上を取り囲むようにで配置する。また、枠形に配置する。また、枠形は直域がベース領域19の少なくとも中抜き領域がベース領域10内に収まっているようにする。

このように中抜き領域をベース領域 1 0 内に収めるのは、ベースとエミックとのショートを回避するためである。

また、ポリシリコンな様19は図示例では中抜きの四角形状をしているが、この形状はエミック形状と等しくなるので、エミッタが円であれば円となり、従って、形状は限定されない。将来エミ

Aの厚さにCVD法で成長させる。

また第1図(e)に示すように、RIE技術によりPSG膜34を等方エッチングし、ポリシリコン常極15、16、ポリシリコン電極19、の側盤酸化膜、即ちサイドウェール21を形成する。

モして第 1 図(Γ)に示すように、上記基板に厚き 1 μ m の ネガタイプのフォトリングラフ技ならにできる で の フォトリングラフ と な る 領域 2 3 に 領 イン クタ と な スクの の の の の か と な ドランジスクの の な る な は と に は ン と な 領域 2 4 に エ ミック に な オ ン に な と で に の な る で に は ン と な が で に で の な ま を で の こ と に よ り パ イ で に の な ま を で の こ と に よ り ク 2 で に が の な ま を さ の の こ と に よ り ク 2 で に が る 。 こ ク 2 6 に ア ク 2 6 に ア ク 2 6 に ア ク 2 6 に ア ク 2 6 に ア ク 3 に ア

このとぎ、NMOSトランジスタにおいては、 LOCOS酸化膜のうちフォトレジスト22で復 われていない領域 3 0 、 3 1 とサイドウォール 2 1 を側壁に持つポリシリコン電極 1 5 によりセルファラインで自動的に位置決めがされて、ソース・ドレイン 2 8 、 2 9 が形成される。また、バイボーラ N P N トランジスクのエミック 2 6 もサイドウォール 2 1 を側壁に持つポリシリコン電極 1 9 により自動的に位置決めされた領域にのみ形成される。

ここで上述したエミッタ26における自動位置 決めについてもう少し詳しく第10図を用いて説 明する。

第10図はバイボーラトランジスタ素子形成領域上のボリシリコン電極!9の廻りを拡大し、断面図で示したものである。図中、1.2.4.10.12.18.19.22.26の各数字については第1図と同じであるので、ここでは詳しい説明は省略する。この部分に40×eVの加速電圧でAsを矢印で示すようにイオン注入する。このときAsはポリシリコン電極51で囲まれた窓開け領域20の矢印32で示す部分では、200人

例えばり、2μmを得ることができる。ところで、この幅W。はPSG膜の膜厚、RIEのエッチンク条件、時間を設定することで任意に選べることができるのである。

このようにして、W_s= 0. 2μmが得られた とすると、エミック開孔寸法は、

 $W_{i} - 2 \times W_{i} = 1 \cdot 2 - 2 \times 0 \cdot 2$ = 0 \cdot 8 \mu m

つまり、1.2μmデザインルールより小なる 0.8μmの開刊寸法を持つエミッタを形成する ことができる。

次に第 1 図(g)に戻って、上述した基板に厚さ
1 μ m の * が クイブのフォトレジスト 3 4 を コーティングし、周知のフォトリングラフ技術により
バイポーラトランジスタのベースコンタクト領域
3 5 と、P M O S のソース・ドレイン領域 3 6 に
窓閉けを行い、イオン注入法により B F , † を 加速
電圧 5 C KeV, Dose最 3 × 1 C 1° ions/c = 1 注入す
る。このレジストマスクによるイオン注入でバイ
ポーラトランジスタのベースコンククト取出し領

の酸化膜 1 2 を通して A s がベース領域 1 0 に打ち込まれ、エミッタ層 2 6 を形成する。しかし、矢印 3 3 で示す窓開け領域 2 0 以外の外側部分では、サイドウォール 2 1 あるいは S i , N , 膜 1 8 で覆われたポリシリコン電極 1 9 . そしてレジスト 2 2 にマスクされて、 A s はベース層 1 0 へ到達することができない。

このようにして最小寸法、例えば1. 2 μ m デザインルールのときは、一辺が1. 2 μ m 以下のエミック無 2 6 を形成することができる。

この 1. 2 μ m 以下のエミッタが形成できる理由を第 1 1 図を用いて説明する。

第11図は第10図におけるエミック部をさらに拡大して示したものである。このエミックの位置決めをするポリシリコンの抜き幅W., 残し幅W.は先に第9図を用いて説明したように、全て1.2μmで形成することができる。これに第1図(d)~(e)で説明したようにPSG膜34を成長し、そのPSG膜34をRIEで等方エッチングすることにより、サイドウォール21の幅W。

域37と、PMOSのソース・ドレイン38,3 9を形成する。

・ もして最後に第 1 図(h)に示すように、層間絶 縁膜としてのPSG膜54をCVD法でP,O,濃 度20 et%、厚さ6000 Aで成長させ、ガラス フローを行ったのち、パイポーラトランジスタの ベースコンタクトホール40, エミッタコンタク トホール41、コレクタコンタクトホール42、 NMOSトランジスタのソースコンタクトホール 43, ドレインコンタクトホール 4 4 , P M O S トランジスクのソースコンタクトホール45. ド レインコンタクトホール46を同時に開孔し、バ イポーラトランジスタのベース冠極47,エミッ 夕電極48、コレクタ電極49およびNMOSト ランジスタのソース電極50、ドレイン電極51。 PMOSトランジスタのソース電極52、ドレイ ン弧極53をAして各々形成してBiCMOS構 造が完成する。

ここで、バイポーラトランジスクのエミックコンタクトホール40の取り方について第12図を

用いて説明する。図中符号のうち第1図、第8図~第11図で使用したものと同じ符号を用いているものについては、ここでは個々の説明は省略する。

なせならば、最小寸法 1 . 2 μ m で形成した場合、マスク合わせ工程で位置合わせずれが、例えば 0 . 8 μ m あったとした場合、この合わせずれが矢印方向 5 9 にあったときのレジストの位置 6 0 、および開孔寸法 5 8 が 1 . 2 μ m であること

とによりバイポーラNPNトランジスクのエミッタとコンククトホールがほぼ同一寸法、同一形状で自動的に位置決めされるばかりか、フォトリングラフ解像最小寸法以下の寸法で形成できる。

なお、上記実施例では、パイポーラトランジス タをCMOSと同一基板上に形成する場合につい から明らかなように、幅の狭いコンタクトホール しか開孔されず、コンタクト抵抗が大きくなるな どの問題が生ずるからである。

そして図中斜線で示す部分61のPSG膜54, 酸化脱12を等方エッチングを用いてエッチング 除去することにより、エミック開孔幅57とほぼ 等しいエミックコンククト開孔幅62を得ること ができる。このエッチングは毎方エッチングを用 いているので、サイドウォール21の側面は図中 **殿粽63で示すように僅かにエッチングされるの** みであり、開孔幅62が拡散領域26を越えるこ とはない。例えばガラスフローの熱処理時に拡散 されたエミック26の深さ(図中矢印で示す)64 が 0 . 15 μ m だとすると、 横方向への拡散の広 がり(図中矢印65で示す)60.15μm×(6 0~70%)は一般にあるとされているので、0. 095~0.105μm拡散されており、開孔幅 62がエミッタ拡散領域26を越えて広がること は考えられない。

このようにして、本装置及び本方法を用いるこ

て述べたが、これはCMOSとの組み合わせのと きに、特に消費電力が小さく、従ってバイポーラ トランジスタに要求される電流が小さいため、高 速動作を最も効果的に発揮できるからに外ならない。

もっとも、パイポーラトランジスタとの知合せ 対象はシリコンゲートプロセスを用いるMOSト ランジスタであればよいのである。従って、パイ ポーラトランジスクとの組合せは、CMOSに限 定されるものではなく、シリコンゲートプロセス を採用するものであれば、NMOS, PMOS, DMOSというように種々の組合せが可能である。

また、上記実施例では、バイポーラトランジスタをNPNトランジスタとして説明したが、エミック面積を小さくするという意味において、PNPトランジスタにも適用できる。

なお、本発明はゲート材料としてポリシリコン を用いたが、これと等価なもの、例えばシリサイ ドないしポリサイド等であってもよい。

[発明の効果]

本発明は、上述のとおり構成されているので、 次に記載する効果を奏する。

請求項2の製造法においては、ゲート電極と同じ電極材料でエミッタ位置決め用のマスク体を形成するので、マスク数の増加を伴わず、しかも特に、側面が絶線膜で覆われた枠形状のマスク体を用いて、バイポーラトランジスクのエミック及びそのコンタクトホールをセルファラインで位置決

1は歴仮、4はコレクタ領域となるN領域、7はパイポーラトランジスクの素子形成領域、8はNMOSトランジスタの素子形成領域(同一導電形のMOSトランジスタ領域)、9はPMOSトランジスクの素子形成領域、10はペース領域、12は絶縁膜としての酸化膜、13,14は影面絶縁膜としての8i,N。膜、15,16はポリンリコンダート電極、17は低濃度ドレイン領域、18は最面絶線膜としての5i,N。膜、19は電極材料(マスク体)としてのポリシリコン電極、2

めするので、版小デザインルール以下でエミッタ およびコンタクトホールを形成することができる。

調求項3の装置においては、ゲート電極およびマスク体の側面に形成される絶縁膜をしDD構造に必要なサイドウォールとして、MOSトランジスクをLDD構造としたので、バイポーラトランジスク及びMOSトランジスクの最小化を図ることができ、BiMOS半導体集積回路の高速動作を更に高めることができる。


請求項4の製造方法においては、LDD構造を持つMOSトランジスクを採用して、ゲート電極およびマスク体の側面に形成する絶縁膜を、LDD構造に必要なサイドウォールで形成したので、LDD構造を有するBiMOSプロセスのマスクステップ数の増加を伴うことなく、最小のエミック寸法を実現できる。

4. 図面の簡単な説明


第 1 図は本発明の半導体集積回路装置の製造方法例を説明する製造工程図、第 2 図は従来の製造工程図、第 3 図は B i C M O S 構造で採用される

○は中抜き領域としてのエミックとなる領域、2 1は側面絶線膜としてのサイドウェール、24は ソース・ドレイン形成予定領域、26はエミッタ 領域、28,29はソース・ドレイン領域、41 はエミックコンタクトホール、48はエミック電

> 出願人 沖電気工業株式会社 代理人 弁理士 鈴木 敏明(会




-376 -




特別平2-199868(14)

152


13797799の説明図 第 6 図 (b)







148

(a)







水果塩例によるペース部分拡大図 第 8 図




本実施例のエテナ説明図 第 9 図





本実施例のエミック寸法説明図 第 11 図



本実施例のコミックコンタクトの説明図 第 12 図